Convertisseurs à entrelacement temporel

Pour certaines applications, une très grande vitesse de conversion analogique-numérique est requise. Il se peut que cette vitesse de conversion ne puisse pas être atteinte par les ADC monolithiques conçus avec les architectures classiques. Pour malgré tout repousser cette limitation, on peut alors envisager de faire travailler plusieurs ADC du même type en parallèle afin d’obtenir une vitesse d’échantillonnage plus élevée.

La structure de mise en parallèle d’ADC la plus simple repose sur le principe de l’entrelacement temporel (Time Interleaved ADC, TIADC). En faisant travailler plusieurs ADCs à une fréquence d’échantillonnage Fs à tour de rôle, au nombre de M par exemple, on peut récupérer en sortie un signal échantillonné à MFs. Cette idée simple permet de mettre en parallèle un nombre très important d’ADC. Un avantage indéniable de cette technique du point de vue industriel est que la conception d’un TIADC peut se faire en réutilisant des ADCs déjà conçus, ce qui fait gagner du temps sur le développement du nouvel ADC par rapport à un ADC conçu en partant de rien.

Convertisseur à entrelacement temporel Convertisseur à entrelacement temporel 

 

Mais ces structures sont très sensibles aux «mismatches» entre les voies. Si les différents ADCs présentent des caractéristiques différentes, cela dégrade le SFDR en sortie de l’ADC rapide. Des méthodes de calibration doivent donc être mises en œuvre.

L’équipe travaille sur les techniques de compensation des «mismatches» entre les voies. Une collaboration avec STMicroelectronics a permis de mettre en œuvre une technique de calibration purement numérique, aveugle (c’est-à-dire sans connaissance du signal d’entrée), en background (la calibration peut se faire de manière continue et suivre les variations des caractéristiques des ADCs). Les études se tournent aujourd’hui vers des techniques de calibration mixtes en vue d’adresser des cadences d’échantillonnage de l’ordre de 5GHz tout en minimisant la consommation énergétique.

 

Publications sur le sujet :

  • LE DORTZ N., SIMON T., URARD P., LELANDAIS-PERRAULT C., « Method and Device for use with Analog to Digital Converter”, Stmicroelectronics SA, US20140232575 A1, August 21, 2014. Hal—
  • BENABES P., LELANDAIS-PERRAULT C., LE DORTZ N., “Mismatch Calibration Methods for High-Speed Time-Interleaved ADCs”, 12th IEEE International New Circuits and Systems Conference (NEWCAS 2014), Trois rivière, Canada, June 22-25, 2014.
  • LE DORTZ N., BLANC J.-P., SIMON T., VERHAEREN S., ROUAT E., URARD P., LE TUAL S., GOGUET D., LELANDAIS-PERRAULT C., BENABES P., “ A 1.62GS/s Time-Interleaved SAR ADC with fully digital background mismatch calibration achieving interleaving spurs below 70dBFS”, IEEE international Solid-State Circuits Conference (ISSCC 2014), San Franscico, California, USA, February 9-13, 2014.